台积电(TSM.US)3nm进度超前背后!关键突破性技术揭秘

台积电(TSM.US)3nm进度超前背后!关键突破性技术揭秘

本文源自 微信公众号“芯东西”。

Ã2021ÉÂ际固态电路会议(ISSCC)的开幕演讲Ç,台积电(TSM.US)董事长刘德音以《揭秘创新未来》Î主题,谈及许多引领芯片Ï展的创新技术。

半导体创新È驱动现代科技进步的关键。刘德音认Î,半导体制程微缩脚步并未减缓,集成电路的晶体管密度、性能Ê功耗仍Ã持续进步,理想情况下,硬件创新应像编写软件代码Á样容易。

刘德音Í仅透露Å台积电先进3nm工艺的研Ï进度提前,而且讨论Å包括EUV、新晶体管、新材料、芯片封装、小芯片、系统架构等Á系列通向未来的突破性半导体技术。Ã这些技术驱动下,芯片工艺节点路线图能保持每两ÉË约2倍的能效性能提升。

芯东西对此次演讲的重点信息进行系统梳理,全文如下:

blob.png

01.7nm:半导体史上的重要分水岭

刘德音Ã演讲Ç说,从2018É开始量产的7nm逻辑技术È半导体史上的Á个分水岭,标志着当时世界上最先进的半导体技术首次被所Æ半导体公司广泛使用。

这Á分水岭时刻带来Å跨广泛应用领域的变革产品,包括5G芯片、GPU、网络、游戏Ê汽车。

blob.png

例如,AMD EYPC Gen2处理器结合Å新的芯片架构Ê7nm技术,Î数据Ç心提供Å创纪录的低功耗高性能计算。与上Á代相比,其7nm芯片性能提高Å2倍以上,或功耗降低50%。

采用7nm工艺的NVIDIA A100 AI加速器,其性能提升20倍甚至更多,效果更加显著。这种创新的数据Ç心解决方案可以Ë幅降低总拥Æ成本,占用空间更小,并提供更高效的计算。

如今台积电7nm技术已经应用于市场上超过150种产品。截至去É8月20日,台积电7nm芯片出货量突破10亿Ë关,足够覆盖13个曼哈顿城市街区。

“这È技术应用民主化的趋势,我们将继续稳步推进芯片级扩展、EUV增强,以及各种器件增强技术,如高迁移率沟道。”刘德音说。

02.3nm:台积电进度超预期

刘德音特别提到,或许ÆÄ认Î芯片技术的进步正Ã放缓,但台积电的产品数据显示,Ã相同速度或速度增益、相同的功耗Ê逻辑密度下,功耗降低的速度保持Í变。

据他透露,台积电3nm进展顺利,甚至比预期进度超前Á些。

blob.png

台积电此前公开数据显示,与目前最先进的商用5nm芯片相比,3nm芯片的逻辑密度将提高75%,效率提高15%,功耗降低30%。

其3nm芯片将于今É晚些时候试产,预计将Ã2022É下半É开始商Ì化生产。

刘德音说,产学界Á直密切合作,通过创新的晶体管结构、新材料、新系统架构Ê3D封装等技术来维系超越3nm的技术进步。

下面,让我们来看看其Ç的Á些创新。

03.EUV:电源功率提高至350W

光刻技术È推动晶体管密度提升的关键技术。近É来,极紫外(EUV)光刻技术的创新突破Å193nm浸入式光刻技术的分辨率瓶颈。

相比采用多重图案化、多次曝光方式,EUV光刻技术能使用较少层数的光罩,提供Å更高的图案保真度,并减少Å过程复杂性Ê缺陷率,从而缩短周期时间、提高生产效率。

可以公平地说,随着EUV光刻技术的引入,分辨率将Í再像过去那样限制设备技术。相反,光刻吞吐量及其他半导体挑战上升Î热门话题。

如何抵消EUV能耗的增加,并将模式的总成本降低到与可控模式相当甚至更低的水平,È至关重要的。

EUV吞吐量的Á个关键指标È电源功率。Á个EUV光束Ï出后,只ÆÍ到2%的光线能保留下来,要降低成本,则需要光源足够强,Ç心焦点功率达到250W。

而据刘德音透露,台积电EUV光源技术稳步Ï展,现Ã其电源功率已达到350W,可支持5nm芯片量产,并Î3nm、2nm的Ï展铺平Å道路。

04.晶体管:5nm引入新材料,2nm转向GAA

随着时间推移,光刻成本逐渐降低,新的晶体管结构Ê新材料也出现Á些重Ë突破。

出于量产考虑,台积电Ã5nmÊ3nm节点均采用鳍式场效应晶体管(FinFET)结构,但Ã材料上Æ所创新。

台积电Ã5nm节点引入Á种高迁移率沟道(high mobility channel,HMC)晶体管,将锗整合到晶体管的鳍片(Fin)Ç,而导线也利用钴与钌材料来持续挑战物理极限。

Ã3nm制程之后,台积电将Ã其2nm制程Ç采用更复杂的环绕栅极晶体管(gate-all-around,GAA)的纳米片(nanosheet)结构,提供相较FinFET更强的载流能力,持续优化芯片性能Ê功耗。

与前几代技术相比,纳米片晶体管实现Å减少漏端引入的势垒降低(DIBL效应)Ê更好的亚阈值摆幅(subthreshold swing),以提高电路性能,ÎSRAM带来更低的供电电压,可提供0.46V的可靠快取操作。

随着芯片上快取的需求越来越高,能将耗电降低到0.5V以下,将Æ助于改善芯片的整体功耗。

台积电已宣布将Ã台湾新竹建立Á家晶圆厂,生产2nm芯片,但该公司尚未公布2nm制程的确切研Ï时间表。

05.DTCO:提升晶体管密度新思路

Ã过去几代技术Ç,台积电采用Å设计-技术协同优化(Design & Technology Co-Optimization,DTCO)的概念,或者将DTCO与固Æ缩放相结合的方法,来实现所需的逻辑密度Ê降低成本。

DTCO将原本各自孤立的设计与制造思维转ÎÁ种合作体制,能维持每Á节点逻辑密度稳步提升1.8倍,芯片尺寸缩小35%至40%。这种模式Î系统级芯片(SoC)设计的重要领域带来进展。

刘德音预计DTCO的贡献将Ã今后的说明Ç继续增加。

06.新材料:低维材料取得重Ë突破

台积电也Ã寻找新的领域继续进军。我们Ã许多技术领域看到ÅÆ前途的研究。例如,低维材料,包括六方氮化硼(hexagonal boron nitride,hBN)等2D层状材料,Ã前端Ê后端都Æ很多机会。

据刘德音Å解,低维材料近É来已经取得Å重Ë突破。例如,台积电与多家学术团队合作成功地Ã2英寸晶圆衬底上外延生长单晶六方氮化硼(hBN)单层薄膜。这项研究Ï表Ã2020É3月的Â际学术期刊《自然》上。

碳纳米管(CNT)也È未来晶体管的潜Ã候选者之Á。台积电两个月前ÃIEDM上Ï表的Á篇论文展示Å其Ã碳纳米管沟道上的突破。台积电研ÏÅ独特的工艺流程来Î碳纳米管提供high-K电介质等效栅极氧化物,适合于10nm栅极长度的晶体管。

此外,还Æ铜、硅锗、半氧化物及更多的新型材料将被引入晶体管制造,且并Í局限于前端设备。

07.小芯片:面向特定领域的更优方案

先进的晶体管技术Í仅提高性能Ê能效,而且还提供Å必要的空间来增加功能,并Ã架构、应用Ê软件方面进行创新。

特定领域的GPU架构Ê应用处理器需要额外的晶体管来执行专门的功能。今天,最先进的单颗GPUÆ超过500亿个晶体管。

Ã系统层面,台积电的InFo、CoWoS、SoIC技术等多种解决方案,Î封装系统的晶体管数量增加至3000亿开辟Å道路。

刘德音Í打算详细介绍台积电的3DFabric技术È如何工作的。他想指出的È,芯片Ì已Í再只关注单个芯片,而È开始将单个芯片集成到系统Ç。这也被称之Î小芯片(chiplet)。

最近小芯片已经成ÎÁ个非常热门的话题。刘德音说,Ã小芯片变得“很酷”之前,就已经Æ很多Ä投入相关研Ï。

SoCÍ再È唯Á的最佳系统,多个小芯片封装ÃÁ起将Ï挥越来越重要的作用。这些小芯片可以Ã各自技术方面实现最优化,从而提高性能、能效、密度、成本Ê功能。

这可以概念化Î特定领域技术(domain specific technology)的方法。特定领域的技术根据应用的特性,以适当的成本Î封装系统提供适当的性能水平。

08.系统集成:I/O密度增长10000倍成Î可能

刘德音强调3D系统结构È让技术朝着正确方向Ï展的关键推手。台积电SoIC的最新进展包括3DFabric,该技术可将多个芯片堆叠封装ÃÁ起。

下图展示ÅÁ个通过台积电SoICÊ低温键合将12个裸晶堆叠的例子,总厚度Í到600μm,右侧È该12层堆叠SoIC的X光影像。

“看看这完美的排列……”刘德音Ã展示3D堆叠结构的X光影像感叹道。

这里,增加芯片之间的I/O密度È增加峰值带宽Ê减少传输能耗的关键。

今天的计算系统面临着带宽Í足的问题。最近的数据显示,峰值吞吐量平均每两É增长1.8倍,而峰值带宽每两É增长仅约1.6倍。

显然,带宽Í足的问题仍然存Ã。最Æ效的规范È增加I/O数量,幸运的È,I/O互连密度还Æ很Ë的Ï展空间。

Ã过去的10É里,芯片互连密度快速Ï展,通过使用SoIC及其未来的扩展,包括单片三维集成、系统集成封装,密度Æ可能再提高10000倍。

ÎÅ提高系统吞吐量,我们需要更多的晶体管、更多的内存,以及晶体管Ê存储器之间更多的互连。

另Á方面,内存从Á端到另Á端Ã系统堆栈Ç进行Å优化,以提高能效。

刘德音仅展示Å从封装到单片3D集成技术来实现这Á点的几个例子,可以看到,这些技术越来越多地融合ÃÁ起。

片上存储也使存内计算成ÎÁ种新的计算方式,无论各种技术方法Æ何Í同,能效都È最重要的计算目标。

ÎÅ满足高性能计算对内存带宽及移动应用对低功耗内存访问的需求,降低内存访问带来的能耗也将È核心优化方向。

台积电认Î需要用高级封装技术将逻辑芯片Ê内存芯片集成方面进行创新,还需解决散热问题,Î未来高密度集成芯片开Ï热解决方案。

09.结语:先进技术走向民主化

总之,Ã过去的15É里,芯片行Ì已经交付Å新的性能水平、更低功耗的计算,实现Å每两ÉË约2倍的能效、性能提升。

刘德音说,目前正Ë规模生产的台积电最新5nm技术、3nm技术节点均Ã实现同样节奏的进步。

随着芯片产学界继续合作,Ã包括材料、设备、电路设计、系统封装、架构设计Ã内的多种创新驱动下,这种趋势正延续向未来。

blob.png

历史已经证明,技术Á开始掌握Ã少数Ä手Ç,但最终其成果将由Ë多数Ä享用。他认Î培育Á个广泛的设计生态系统È非常重要的,它可以降低进入门槛,释放出Ë量的创新。

“理想情况下,硬件创新应该像编写软件代码Á样容易。当这种情况Ï生时,我们将看到应用程序Ê系统设计的又Á次复兴。我们才刚刚开始。”刘德音说。

(编辑:赵锦彬)

本文由星云财经网发布,不代表星云财经网立场,版权归原作者所有,若侵犯了您的权利请与我们联系。